sia l'insieme di istruzioni di coprocessore che la specifica interfaccia di coprocessore dipendono dal tipo di processore; non tutti i processori hanno un'interfaccia di coprocessore

• la decisione di usare una specifica interfaccia di coprocessore lega il modulo hardware custom a un particolare processore, dunque limita la riusabilità del modulo ai sistemi che usano lo stesso processore

vantaggi principali di un'interfaccia di coprocessore rispetto al bus su chip:

• throughput più alto : perché non vincolato dalla larghezza del bus su chip, né dal meccanismo di trasferimento load/store
• latenza fissa : un bus di coprocessore è una connessione dedicata punto-punto con temporizzazione stabile e predicibile

l'integrazione di hardware e software può essere notevolmente accelerata come segue:

1. riservare una parte dei codici operativi di un microprocessore per nuove istruzioni
2. integrare i moduli hardware custom direttamente nella microarchitettura del microprocessore
3. controllare i moduli hardware custom usando nuove istruzioni derivate dai codici operativi riservati

il risultato di un tale progetto è un Application-Specific Instruction-set Processor (ASIP)

• mentre l'insieme di istruzioni di coprocessore è parte del microprocessore, il progetto di quello di un ASIP è definito dall'applicazione

il progetto di ASIP automatizza gli aspetti più difficili del codesign HW/SW:

• il meccanismo di prelievo e smistamento delle istruzioni nel microprocessore assicura che hardware custom e software restino sincronizzati
• il progetto di ASIP procede in modo incrementale, il che evita di dover fare modifiche drastiche all'architettura di sistema nell'esplorazione di opzioni diverse

Schaumont, Figure 11.12 - ASIP design flow

il progetto di un ASIP sequenziale generalmente non produce prestazioni migliori del progetto di SOC basato su moduli hardware custom, tuttavia ha minor propensione all'errore

• progressi significativi sono stati fatti nell'automazione del flusso di progetto di ASIP: per tutti i blocchi ombreggiati in figura sono reperibili strumenti commerciali

il processore softcore Nios-II ha un'interfaccia di coprocessore su cui si possono definire istruzioni custom e collegare moduli hardware

Schaumont, Figure 11.15 - Nios-II custom-instruction interface timing

l'interfaccia supporta l'esecuzione a durata variabile di istruzioni custom mediante doppio handshake

l'input clk_en si usa per disabilitare l'hardware custom quando l'istruzione è inattiva

• l'istruzione software custom ordina la sua esecuzione, e.g.:
  • custom 0x5, r2, r3, r5
  assegna il valore 0x5 a n e associa le porte dataa, datab, result ai registri r2, r3, r5, nell'ordine; uso di n: multiplazione di diverse istruzioni custom nel modulo hardware

è supportato anche l'uso di un banco di registri locale nel modulo hardware custom