lo sviluppo di un SoC con applicazioni è una tipica attività di codesign HW/SW

• consiste di progetto e sviluppo di componenti di entrambi i tipi e la loro integrazione a formare un sistema

lo strumento di Quartus usato in questa esercitazione per l'integrazione di componenti hardware nello sviluppo di SoC è Qsys

• permette di selezionare componenti quali processori, memorie, interfacce di I/O, timer, componenti hardware custom ecc., in una GUI dove se ne specificano le connessioni, e quindi di generare automaticamente la descrizione hardware del sistema

la successiva compilazione in Quartus produce un sistema per la programmazione della FPGA, sul quale si può caricare un'applicazione software mediante il Monitor Program, compilarla ed eseguirla sotto controllo del debugger GDB, come mostrato nell'esercitazione precedente

in questa esercitazione si mostrano due semplici casi di progetto con Qsys:

• costruzione di un sistema Nios II ed esecuzione di un'applicazione che gestisce due periferiche sulla FPGA (interruttori e led)
• costruzione di un componente hardware custom (un registro) e sua integrazione in un sistema Nios II attraverso un'interfaccia di slave mappato in memoria sul bus Avalon, dove il suo contenuto è visualizzato su display a sette segmenti

la prima parte dell'esercitazione in aula riproduce l'esecuzione dell'esempio di costruzione con Qsys di un sistema dotato di un processore Nios II, un po' di memoria su chip e un paio di periferiche con interfacce di I/O mappate in memoria su bus Avalon, come illustrato in figura, descritto nel primo tutorial di riferimento

• i sorgenti VHDL e software sono reperibili nell'area riservata di laboratorio, archivio qsys_tutorial.zip, nella cartella VHDL/code/e09_classroom

la seconda parte dell'esercitazione in aula riproduce l'esecuzione dell'esempio di costruzione di un sistema Qsys dotato di un componente hardware custom mappato in memoria con interfaccia su bus Avalon, come illustrato in figura, descritto nel secondo tutorial di riferimento

• i sorgenti VHDL sono reperibili nell'area riservata di laboratorio, archivio component_tutorial.zip, nella cartella cartella VHDL/code/e09_classroom