SoC: una piattaforma su singolo chip specializzata per un dominio applicativo

• il dominio applicativo influenza molto il tipo di periferia hardware, la dimensione delle memorie e la natura delle comunicazioni su chip
• un SoC è un sistema HW/SW specializzato e tuttavia versatile

esempi di dominio:

• telefonia mobile, elaborazione video, comunicazione di rete ad alta velocità

esempi di applicazioni di elaborazione video:

• transcodifica di immagini, (de)compressione, trasformazioni di colori

vantaggi della specializzazione di dominio:

• specializzazione → maggiore efficienza di elaborazione
  • → minor consumo di potenza o più alta velocità di elaborazione
• versatilità → riusabilità per molteplici applicazioni nel dominio
  • → minor costo di progetto per applicazione e SoC più a buon mercato

quattro dimensioni ortogonali di analisi di organizzazione e interrelazioni dei componenti in un SoC:

i blocchi grigi in fig. 8.1 mostrano tre modi per inserire hardware custom in un SoC

• come periferica standard su un bus di sistema
  • l'approccio più generale: comunicazione via R/W memory-mapped I/O
  • (+) meccanismo universale uniforme
  • (-) bassa scalabilità, il bus di sistema diventa presto un collo di bottiglia
• come coprocessore su bus locale o interfaccia di coprocessore
  • comunicazione attraverso un protocollo dedicato
  • (+) maggiore larghezza di banda, minore latenza
  • (-) dipendenza dal protocollo o dall'interfaccia di coprocessore fornita dal microprocessore
• come custom-hardware datapath interno al microprocessore
  • estensione dell'insieme di istruzioni, comunicazione via banco dei registri
  • (+) altissima larghezza di banda
  • (-) forte dipendenza dal microprocessore e dai suoi colli di bottiglia

nella progettazione di SoC, non vi è un solo modo migliore di integrare hardware e software

eterogeneità hardware : FSMD, macchine microprogrammate, microprocessori RISC

• tutte possono realizzare il parallelismo al livello di micro-operazioni e di istruzioni, ma nessuna lo può davvero al livello di task, al quale sono macchine sequenziali

l'elaborazione parallela al livello di task è possibile in un SoC grazie alla loro molteplicità

eterogeneità funzionale : unità computazionalmente diverse

• unità specializzate per applicazioni diverse nel dominio, e.g. analisi, compressione, elaborazione di immagini in un chip DSP

grazie al parallelismo a tutti i livelli un SoC può sfruttare pienamente la tecnologia hardware, sotto due aspetti:

• la specializzazione di ciascuna unità funzionale ne permette una realizzazione in silicio molto più efficiente di una in software su RISC general-purpose
• unità funzionalmente concorrenti possono operare effettivamente in parallelo

più segmenti di bus connessi da ponti possono evitare il collo di bottiglia del bus centrale

• le alte variazioni dei requisiti di comunicazione su chip richiedono eterogeneità delle connessioni sul chip: bus condivisi, connessioni punto-punto, seriali, parallele

l'eterogeneità delle memorie su silicio in un SoC è riassunta in tabella 8.1

la memoria distribuita complica significativamente il concetto di uno spazio centralizzato di indirizzamento della memoria, quando i dati devono essere condivisi fra componenti

• va mantenuta la consistenza di copie multiple di uno stesso dato in memorie diverse
• l'aggiornamento di un dato condiviso va realizzata in modo da non violare dipendenze di dato fra i componenti che lo condividono (v. Problema 8.1)

una gerarchia del controllo fra i componenti assicura che l'intero SoC operi come singola entità logica

• il controllo centrale è di solito esercitato da un processore RISC, che invia comandi agli altri componenti
• questi possono operare lascamente, pressoché indipendentemente, l'uno dall'altro, tuttavia a un certo momento dovranno sincronizzarsi e inviare risultati al punto di controllo centrale

del controllo locale può essere esercitato da componenti dedicati, quali coprocessori o altro hardware custom, ma le loro operazioni e quelle del controllore centrale non sono del tutto indipendenti

• per esempio, possono sincronizzarsi, sull'invio di dati per computazioni richieste e sulla ricezione di risultati da parte del controllore centrale, mediante un protocollo di handshake

il progetto di una buona gerarchia del controllo è una sfida problematica

• dovrebbe sfruttare la natura distribuita del SoC il più possible
• mentre dovrebbe minimizzare i conflitti che insorgono per effetto dell'esecuzione parallela

a seconda della distribuzione del carico di lavoro, qualsiasi componente può essere un collo di bottiglia: la sfida per il progettista di SoC (o per il programmatore di una piattaforma) è di individuare tali colli di bottiglia del sistema e di controllarli

caso di studio reale: un processore multimedia digitale da Texas Instruments

• fabbricato in 130 nm CMOS, usato per l'elaborazione di immagini, audio e video in dispositivi portatili alimentati da batteria, consuma 250—400 mW

quattro sottosistemi specializzati sono indicati in figura 8.3, centrati attorno al controllore SDRAM che organizza il traffico sulla grande memoria fuori dal chip, che contiene dati di immagine

le quattro proprietà discusse prima sono riconoscibili in questo chip:

• elaborazione eterogenea e distribuita: cablata (sottosistema video), elaborazione di segnali (DSP), general purpose (processore ARM)
• comunicazione eterogenea e distribuita: non vi è un bus centrale, piuttosto un controllore centrale di multiplazione degli accessi alla grande memoria fuori dal chip, a cui si aggiungono bus locali tra processori specializzati e le loro memorie
• memoria eterogenea e distribuita: grande SDRAM fuori dal chip, memorie per istruzioni dei processori TI DSP e ARM, memorie dati dedicate che fungono da buffer locali
• controllo gerarchico: una gerarchia del controllo assicura l'ottimalità del parallelismo complessivo, dove il processore ARM attiva/arresta i componenti e controlla i flussi dei dati in base al modo operativo